앰프설계와 제작

디지털 FIR 절삭기(Decimator)와 아날로그 저역통과 필터(1)

2010-07-31T15:30:53P

절삭(Decimation)이란 데이터의 표본화율을 보다 낮은 주파수로 낮추는 프로세스를 말한다.

위의 그림은 160KHz의 디지털 신호를 10KHz로 절삭시키는 과정을 보여 주고 있다. 나이퀴스트 주파수가 5Khz라면
디지털 저역통과 필터의 이미지 대역은 155KHz에서 160KHz사이에 위치한다.

1. 설계 목표
     16:1 FIR 절삭 필터의 설계
     Fs : (입력은 160Khz, 출력은 10Khz)
     4.5KHz의 밴드폭과 선형위상
     통과대역에서의 평탄도는 0.025dB
     정지대역에서의 감쇄는 100dB

2.

디지털 FIR 내삽기(Interpolator)와 아날로그 저역통과 필터(10)

2010-07-29T11:00:16P

이번에는 설계한 회로의 안정도를 조사해 보기로 하자. 우리는 저항과 캐패시터의 경우 1% 정밀도를 가지는 제품을 사용했다고
가정한다.

56. Processing → Monte Carlo Analysis를 선택한다. 그러면 Magnitude 그래프가 다음과 같이 바뀌는 것을 볼수있다.

      위의 그래프를 보면 Magnitude응답이 최대 0.1dB의 편차를 가질수 있다는 것을 알수있다.
      다음 그림에서 볼수있는바와 같이 Group Delay응답은 거의 변화가 없음을 알수있다.

     이상으로 디지털 FIR Interpolator & 아날로그 저역통과 필터에 대한 설명을 마치려 한다.

디지털 FIR 내삽기(Interpolator)와 아날로그 저역통과 필터(9)

2010-07-27T16:54:31P

이번에는 첫번째 단의 FIR Interpolator를 설계할 차례이다.

48. Target → Digital FIR Filters → Optimal Standard를 선택한다.

        둘째 단 FIR Interpolator이후의 왜곡을 첫째단에서 보상하기 위해 Passband Transfer Function필드에서 Guide Curve를
        선택하고 Guide #7을 선택한 다음 Inverse를 선택했다. 위와같이 선택하고 OK버튼을 누르면 다음과 같은 Magnitude
        그래프가 얻어진다.

         수직 좌표에서 한 눈금의 값을 10으로 두면 위와같이 되고 1로 두면 다음 그래프와 같이 된다.


49. Schematic 버튼을 선택한다.
50. Circuit → Topology를 선택한다.
51. Circuit → Synthesis를 선택한다. 그러면 다음과 같은 회로도를 얻을수 있다.

52. File → Save를 선택한다.
53. File → Open을 선택해서 FIR_interpolator.fsd 파일을 연다.
54. File → Import Circuit Data를 선택해서 DAC.fsd, Second_FIR.fsd, First_FIR.fsd파일을 불러와서 다음과 같이 결합시킨다.


55. Circuit → Calculate를 선택한다. 그리고 magnitude 버튼을 누르면 다음과 같은 그래프를 볼수있다.

       통과대역 부분을 좀더 자세히 보기위해 Scale을 조절하면 다음과 같이 된다.

       Group Delay 그래프는 다음과 같은데 완벽한 위상의 선형성을 보여주고 있다.

디지털 FIR 내삽기(Interpolator)와 아날로그 저역통과 필터(8)

2010-07-20T06:29:00P

아직까지 두번째 단의 FIR Interpolator에 대한 하드웨어를 설계하지 않았기 때문에 이에대한 설계를 하기로 하자. 사전설계를
통해 N=16이고, 정지대역이 시작되는 주파수는 375KHz임을 알수 있었다.

41. Target → Digital FIR Filters → Optimal Standard를 선택한다.

       Ftransition필드내의 … 버튼을 눌러 Flo edge로서 125KHz를 입력하고, Fhi edge로서 375KHz를 입력한다.
       두번째 단의 평탄도는 첫번째 단에서 보상이 가능하기 때문에 Ripple값으로 0.5dB를 사용하였으며, 정지대역에서의
       감쇄값으로는 충분히 큰값인 105dB를 사용하였다. N값으로는 16대신 12f를 사용하였다. OK버튼을 누르면 Magnitude
       화면에서 다음과 같은 그래프를 볼수있다.

       통과대역내에서 어느정도의 왜곡이 발생하는지를 살펴보는것이 우리의 목적이므로 다음과 같이 Scale을 변화시켰다.
       (Scale → Parameters를 선택하면 된다.)

       그러면 magnitude 그래프는 다음과 같이 변하게 된다.

       이제 이들 3개의 그래프를 곱해서 그결과 그래프가 얼마나 평탄한지를 살펴보기로 하자.

42. Processing → Binary Math Operations를 클릭한다.

      세개의 그래프를 한번에 곱할수는 없기 때문에 위와같이 2번째 단의 FIR필터 그래프와 Analog Filter의 그래프를
      위와같이 먼저 곱해주고, 그결과를 Guide #6에 저장한다.
43. Processing → Binary Math Operations를 클릭한다.

      OK버튼을 클릭하면 Magnitude 그래프와 Group Delay그래프는 다음과 같아진다.

      110Khz까지의 통과대역 내에서 그래프가 평탄해야 하는데 그렇지 못하다. 이것은 첫번째 단에서 보정을 해주어야 한다.


44. Circuit → Topology를 선택한다.

      위와같이 선택하고 OK버튼을 누른다.

45. Circuit → Synthesis를 선택한다. 그러면 다음과 같은 회로가 얻어진다.

46. File → Save를 선택한다.
47. File → Save As를 선택하고 First_FIR.fsd파일로 저장한다.

디지털 FIR 내삽기(Interpolator)와 아날로그 저역통과 필터(7)

2010-07-16T18:37:44P

이번에는 Sinc함수를 전달함수로 가지는 DAC에 대해 생각해 보기로 하자. 이것은 Target Parameters상에서 다음과 같이
표시된다.

33. Target → Parameters를 선택하고, TFB #8을 활성화시킨후 다음 그림과 같이 입력한다.

       그러면 Magnitude응답은 다음과같다.

       110Khz까지의 통과대역내에서 거의 평탄한 Magnitude특성을 가지기 때문에 더이상 보정을 하지 않기로 한다.
       이제 이러한 특성을 만족하는 회로를 만들어보자.

34. Graph → Guide Curves를 선택한다.

      위와같이 Guide #4를 선택하고 Data Curve 필드에서 2:Output을 선택한 다음 Create Guide를 클릭하면 Guide #4에
      Output이라고 쓰여지는데, 이것을 Analog Filter로 바꾼다.
35. File → Save를 선택한다.
36. File → Save As를 선택하여 DAC.fsd파일로 저장한다.
     Schematic화면상의 회로도를 모두 지운다.
37. Editor → Add → TF Block를 선택한다.

38. Graph → Guide Curves를 선택한다.

       위와같이 Guide #5를 선택하고 Data Curve필드에서 1:Target을 선택한후 Create Guide를 클릭하면 Guide #5에
        Target이라고 쓰여지는데 이것을 DAC로 바꾼다.
39. File → Save를 선택한다.
40. File → Save As를 선택해서 Second_FIR.fsd파일로 저장한다.

디지털 FIR 내삽기(Interpolator)와 아날로그 저역통과 필터(6)

2010-07-16T06:35:22P

우리의 목표는 통과대역내에서 Group Delay가 일정한것이지 Delay를 최소화시키는 것이 아니기 때문에, OP앰프에 의해
발생되는 지연시간을 목표에 포함시켜서 생각해 보기로 하자. 100KHz에서 목표선과 응답선간에 85uS의 시간차가 존재하는데
이것을 주파수로 환산하면 11.7MHz가 된다. 따라서 Target Parameters상에서 Fs=11.7MHz이고, h0가 0이며 h1이 1인
1차 FIR필터를 곱해주므로서 목표에 85uS의 시간차를 포함시킬수 있다.

29. Target → Parameters를 선택한다.

       위와같이 설정하고 OK버튼을 누른다. 그러면 다음과 같이 85uS 지연이 포함된 목표선을 볼수있다.

       위의 그래프에서 검정색은 85uS지연이 포함된 새로운 목표선이고, 빨간색은 지연이 포함되지 않은 이전의 목표선이다.
       초록색은 응답곡선이다.
30. Graph → Guide Curves를 선택한다.

       Guide #3을 선택하고 Create Guide버튼을 누른다. 그러면 Guide #3에 Target이라고 기록되는데, 이것을 New Object
       로 바꾼다음 OK버튼을 누른다. 다음은 이 New Object와 응답곡선이 일치되도록 회로를 다시 최적화시키는 작업을 해야
       한다. 이작업을 실시해 보기로 하자.

31. Circuit → Optimizer를 선택한다.

       위와같이 선택하고 Run버튼을 누른다. 여기서 최적화는 Group Delay에 대해서만 행해진다는 점에 주의해야 한다.
       최적화를 수행한후의 결과 그래프는 다음과 같다.

        이제는 목표그래프와 응답그래프가 거의 일치하고 있음을 보여주고 있다. 이때의 회로도는 다음과 같다.


32. File → Save를 선택한다.

디지털 FIR 내삽기(Interpolator)와 아날로그 저역통과 필터(5)

2010-07-15T11:10:14P

이제는 4개의 회로를 합치는 작업을 할 차례이다.

24. file → open을 선택해서 FIR Interpolator파일을 연다.


25. File → Import Circuit Data를 선택하여 AF_1.fsd, AF_2.fsd, AF_3.fsd, AF_4.fsd 파일을 불러온다.

        위와같이 4개의 회로를 결합시킨다.

26. Circuit → Calculate를 선택한다. 그러면 Magnitude그래프와 Group Delay Graph는 다음과 같다.


      Magnitude그래프를 보면 목표선과 실제 응답선이 차이가 있음을 볼수있다. 하지만 Magnitude응답은 나중에 FIR
      저역통과 필터에서 보정을 할수 있기 때문에 그렇게 큰 문제가 되지는 않는다. 하지만 Group Delay그래프를 보면
      응답결과가 평탄한 값을 가지지 않음을 볼수있기 때문에 문제가 된다. 따라서 Optimizer를 이용하여 최적화시켜줄
      필요가 있다. 그에앞서 캐패시터의 정밀도를 10%로 바꿔주고, OP앰프는 OP-27 모델을 사용하기로 하자.



27. Graph → Guide Curves를 선택한다.

        위와같이 Guide #2를 선택하고 Create Guide를 선택하면 Guide #2에 Target이라고 씨여지는데 이것을 Object로
        바꾸고 OK버튼을 누른다.

28. Circuit → Optimizer를 선택한다.

       위 그림과 같이 최적화 주파수 범위를 0Hz부터 1M Hz까지로 잡고, 최적화시킬 소자는 R1부터 R9까지 9개의 소자를
       선택하고 Run을 누르면 다음과 같은 Magnitude그래프와 Group Delay그래프가 얻어진다.


        Group Delay 그래프는 통과대역내에서 평탄하게 되었지만 전대역에 걸쳐 Delay는 증가함을 알수있다. 이와같이 Delay
        가 증가하는 이유는 OP앰프의 전달함수가 유한한 대역폭을 가지기 때문에 발생한다.

디지털 FIR 내삽기(Interpolator)와 아날로그 저역통과 필터(4)

2010-07-15T06:15:20P

이제 실제 회로를 설계해 보기로 하자.

8. Target → Parameters를 선택한다.

     TFB #1만 활성화시키고, 나머지는 모두 비활성화시킨다. OK버튼을 누른다.

9. Circuit → Topology를 선택한다.

     위와같이 LP2_SK1을 선택한다. OK버튼을 누른다. Schematic버튼을 누르면 다음과 같은 회로를 볼수있다.


10. Circuit → Synthesis를 선택한다.

       Default값인 10K를 주고 OK버튼을 누르면 다음과 같이 회로가 바뀌는 것을 볼수있다.

        이때 Magnitude그래프는 다음과 같다.

         목표곡선과 응답곡선사이에는 약간의 차이가 있는것을 볼수있는데, 이것은 나중에 보정하게 될것이다.
11. File → Save As를 선택하고, AF_1.fsd로 파일을 저장한다.

12. Target → Parameters를 선택한다.

       위와같이 TFB #1을 비활성화시키고, TFB #2를 활성화시킨다.

13. Circuit → Topology를 선택한다.

     위와같이 LP2_SK1을 선택한다. OK버튼을 누른다. Schematic버튼을 누르면 다음과 같은 회로를 볼수있다.


14. Circuit → Synthesis를 선택한다.

       Default값인 10K를 주고 OK버튼을 누르면 다음과 같이 회로가 바뀌는 것을 볼수있다.

         이때 Magnitude그래프는 다음과 같다.

         목표곡선과 응답곡선사이에는 약간의 차이가 있는것을 볼수있는데, 이것은 나중에 보정하게 될것이다.
15. File → Save As를 선택하고, AF_2.fsd로 파일을 저장한다.

16. Target → Parameters를 선택한다.
      TFB #2를 비활성화시키고, TFB #3를 활성화시킨다.

17. Circuit → Topology를 선택한다.

     위와같이 LP2_SK1을 선택한다. OK버튼을 누른다. Schematic버튼을 누르면 다음과 같은 회로를 볼수있다.


18. Circuit → Synthesis를 선택한다.

       Default값인 10K를 주고 OK버튼을 누르면 다음과 같이 회로가 바뀌는 것을 볼수있다.

         이때 Magnitude그래프는 다음과 같다.

19. File → Save As를 선택하고, AF_3.fsd로 파일을 저장한다.

20. Target → Parameters를 선택한다.
      TFB #3를 비활성화시키고, TFB #4와 TFB#5를 활성화시킨다.

21. Circuit → Topology를 선택한다.

     위와같이 LP3_SK1을 선택한다. OK버튼을 누른다. Schematic버튼을 누르면 다음과 같은 회로를 볼수있다.


22. Circuit → Synthesis를 선택한다.

       Default값인 10K를 주고 OK버튼을 누르면 다음과 같이 회로가 바뀌는 것을 볼수있다.

         이때 Magnitude그래프는 다음과 같다.


23. File → Save As를 선택하고, AF_4.fsd로 파일을 저장한다.

디지털 FIR 내삽기(Interpolator)와 아날로그 저역통과 필터(3)

2010-07-12T20:31:18P

이번에는 아날로그 저역통과 필터를 설계하기로 하자. 이 저역통과 필터는 875KHz에서 100dB의 감쇄를 가져야 하며, 전체적으로
선형위상 응답을 보여야 하기 때문에 아날로그 필터의 형태가 매우 제한되어 버린다. 이러한 조건을 만족하는 필터의 종류는
Bessel필터나 Linear Phase필터, 혹은 Gaussian필터 정도이다. 이중에서도 어떤 형태의 필터가 디지털 FIR필터와 최적의
조화를 보이는지를 살펴보기 위해 디지털 FIR필터의 응답을 Guide Curve내에 저장하기로 하자.

5. Target → Parameters를 선택해서 TFB #1과 #2를 활성화시킨다.

     OK버튼을 누른다.

6. Graph → Guide Curves를 선택한다.

     Guide #1을 선택하고 Create Guide를 클릭한다. OK버튼을 누른다.

7. Magnitude버튼을 누른다음 Target → Analog Filters → Allpole Filters를 선택해서 디지털 FIR필터와 가장 잘 부합하는
    아날로그 필터를 선택한다. 여러번의 시행착오끝에 다음과 같이 Transition Attenuation Level이 3dB이고, 코너 주파수가
    120KHz인 9차 Bessel필터가 875KHz에서의 감쇄조건을  만족하는것을 알수있었다.

     이경우 Magnitude 그래프와 Group Delay그래프는 다음과 같다.


     위 그림에서 Magnitude 그래프는 110KHz까지의 통과대역내에서 평탄하지 않고, 110KHz에서 3dB가 감쇄된다.
     이러한 감쇄는 Stage 1의 FIR필터에서 보정하게 될것이다.

디지털 FIR 내삽기(Interpolator)와 아날로그 저역통과 필터(2)

2010-07-02T19:18:48P

2. Filtershop프로그램을 동작시킨다.
3. Interpolator라는 폴더를 만들고, 그안에 FIR Interpolator.fsd 라는 파일을 만든다.
4. Target → Digital FIR Filters → Optimal Multirate를 선택한다.

     위와같이 선택하고 OK버튼을 누르면 Magnitude화면에서 다음과 같은 그래프를 볼수있다.

     만일 다음과 같이 Stage값으로서 2를 선택하면 Magnitude화면은 아래와같이 바뀌게 된다.


     이때 Target → Parameters를 선택하면 다음과 같은 그림을 볼수있다.

     만일 TFB #1만 활성화시키고, TFB #2는 비활성화시키면 Magnitude그래프는 다음과 같이 된다.

     또한 TFB #2를 활성화시키고, TFB #3를 비활성화시키면 Magnitude그래프는 다음과 같이 된다.

     따라서 Stage를 2로 한 경우 다음과 같은 모델로 된다.

     첫번째 FIR Stage에서는 표본화율이 250KHz에서 500KHz로 증가되고, 차수 N=158이 되며, 110KHz부터 125KHz까지
     날카로운 컷오프 특성을 가지게 된다. 첫번째 FIR의 표본화 주파수가 500KHz이기 때문에, 두번째 Stage는 중간의
     이미지 대역을 제거하는 역할을 한다. 두번째 Stage는 매우 완만한 천이를 하기 때문에 차수는 N=16으로 매우 낮다.

만일 평탄한 응답을 가지는 내삽 필터를 설계하는 것이 목표였다면 이상으로 종료를 해도 된다. 하지만 아날로그 저역통과
필터와 DAC Sinc 기능의 왜곡을 보정해 주어야 하기 때문에 각각의 FIR Stage를 다시 조정해 주어야 한다.
아날로그 저역통과 필터와 DAC Sinc 기능을 설계한후 이들의 응답 왜곡을 보상해 주도록 FIR Stage를 다시 수정해 주는
작업을 수행하기로 한다.

디지털 FIR 내삽기(Interpolator)와 아날로그 저역통과 필터(1)

2010-07-02T06:44:03P

당분간 FIR필터를 이용한 내삽기(Interpolator)와 절삭기(Decimator)를 다룬후 Noise Shaping에 대한 설명을 진행토록
하겠습니다. 원래 이부분은 FilterShop프로그램을 이용한 것이기 때문에 FilterShop쪽에 수록하여도 무방하겠지만 향후 디지털
앰프를 설계하는 설명을 하기 위해서는 이곳에 두는것이 좋을것 같아 여기서 설명을 하려 합니다.
..........................................................................................................................................................................................
1. 설계목표
    다음과 같은 조건을 만족하는 1:4 FIR 내삽기를 설계하시오.
    (1) 입력 Fs : 250KHz,   출력 Fs : 1 MHz
    (2) 대역폭 : 110KHz, 위상특성 : 선형위상(Linear Phase)
    (3) 통과대역(Passband)내에서의 평탄도 : 0.01dB
    (4) 정지대역(Stopband) 내에서의 감쇄 : 100dB

위의 조건을 만족하는 FIR내삽기의 블럭도는 다음과 같다.

내삽기를 사용하는 이유는 만일 250KHz의 데이터를 DAC에 바로 연결하면 125KHz의 나이퀴스트 주파수 위쪽에 위치하는
이미지 대역(Image Band)를 제거하기 위해  매우 날카로운 특성을 가지는 아날로그 타원형 필터를 필요로 하지만
표본화 주파수를 높여주면 아날로그로 재생시 필터의 특성이 날카롭지 않아도 된다. 이와같이 표본화율을 좀더 높은 주파수로
높여주는 프로세스를 내삽(Interpolation)이라고 한다. 위와같이 데이터의 프로세싱 속도가 250KHz에서 1MHz로 높아지면
원래 데이터 비트사이에 새로운 데이터 비트 3개를 더 삽입할수 있는 공간이 생기는데 통상적으로 0으로 채워진다.
이렇게 채워진 0은 데이터 재생시 제거된다. 이러한 내삽기를 제작하기 위해서는 DSP와 4배속의 DAC가 필요하다.
위의 블럭도에서 1:4 Up-Converter는 입력 샘플들사이에 3개의 0을 삽입하므로서 포본화율을 높여주는 기능을 가지는데,
실제로 구현시에는 뒤쪽의 Digital Lowpass필터를 이용해서 데이터 삽입이 가능하기 때문에 Digital Lowpass필터는
Up-Converter의 기능과 125KHz부근에서의 컷오프 기능을 함께 가진다. 또한 DAC는 1MHz에서 Sin(x)/x 전달함수를 발생
시키도록 Sample & Hold의 기능을 가지고, Analog Lowpass필터는 875KHz이상에 위치하는 이미지 대역을 제거하는 역할을
한다. 따라서 Analog Lowpass필터의 천이대역은 125KHz부터 875KHz사이가 된다.

디지털 앰프 기초 (3)

2009-05-18T12:53:00P

5. MOSFET에서의 파워손실

파워 스위치에서의 손실은 선형앰프와 클래스-D 앰프가 상당히 다르다. 우선 선형 클래스-AB 앰프

에서의 손실에 대해 살펴보기로 하자. 손실은 다음과 같이 정의된다.



여기서 K는 V_bus와 출력전압과의 비이다.

이식을 이용하면 선형앰프에 있어서의 파워 스위치 손실은 다음의 식으로 귀착된다.



파워 손실이 출력장치의 파라미터들과는 상관이 없음을 주의하기 바란다. 그림 5는 파워 손실 대 K

와의 관계를 그래프로 보여주고 있다.



                        그림 5    선형 클래스-AB 앰프에 대한 파워 손실 대 K

이번에는 클래스-D 앰프에서의 손실에 대해 살펴보기로 하자. 클래스-D 앰프에 대한 출력장치

에서의 전체 파워손실은 P_TOTAL= P_sw+ P_cond+ P_gd로 주어진다. 여기서 P_sw는 스위칭 손실로서

P_sw = C_oss∙ V_BUS² ∙ f_PWM + I_D∙ V_DS∙t_f∙ f_PWM 로 주어지고, P_cond는 도전손실로서



로서 주어진다. 또한 P_gd는 게이트 구동손실로서 P_gd = 2∙Q_g∙ V_gs∙ f_PWM으로 주어진다.

클래스-D 앰프에서 출력손실은 사용되는 장치의 파라미터에 따라 변하기 때문에, Q_g, R_DS(on),

C_OSS, t_f 의 값에 기초하여 가장 효율적인 장치가 되도록 최적화 해주는 것이 필요하다. 다음의

그림 6에서는 클래스-D 앰프에 있어서 파워손실과 K와의 관계를 그래프로 보여주고 있다.



                    그림 6    클래스-D 앰프에서의 파워 손실 대 K

기존의 클래스-AB 앰프와 비슷하게, 클래스-D 앰프는 하프-브리지와 풀-브리지의 형태로

카테고리화 할수있으며, 각 토폴로지는 모두 장단점을 가지고 있다. 하프-브리지는 간단한 구조를

가진 반면, 풀-브리지는 오디오 성능이 하프-브리지보다 좋다. 풀-브리지 토폴로지는 두개의

하프-브리지외에도 더 많은 부품들을 필요로 한다. 하지만 브리지 토폴로지의 차동 출력구조로

말미암아 클래스-AB 앰프와 마찬가지로 조화파 왜곡 성분과 DC 오프셋을 제거 할수있다.

풀-브리지 토폴로지를 채택하면 양자화로 인한 에러를 줄여주는 3레벨 PWM과 같은 보다 나은

PWM 변조방식을 사용할수 있다. 하프-브리지 토폴로지에서 전원 공급장치는 앰프로부터 되돌아

오는 에너지를 받게되어, 부하에 공급되는 앰프출력이 낮은 주파수의 오디오 신호이면 심각한

버스전압의 변동을 유발시키게 된다. 이러한 전원 공급장치로의 에너지 회귀현상은 클래스-D 앰프

방식의 기본적인 특성이 된다. 그러나 풀-브리지의 경우에는 상호 보완적인 스위칭 동작으로 인해

상대쪽 스위칭 장치에서 발생되는 에너지를 이쪽에서 소비해 버리기 때문에 전원 공급장치로

에너지가 되돌아 가는 현상은 발생되지 않는다. 표1은 하프-브리지와 풀-브리지간의 특성상
차이점을 비교해 본것이다.



이상적인 클래스-D 앰프라면 100%의 효율과 더불어, 오디오 주파수 대역내에서 왜곡이 없고,

잡음이 발생되지 않는다. 하지만 그림7에서 보여주듯이, 실제적인 클래스-D 앰프는 왜곡과
잡음을 발생시키는 불완전성을 갖는다.

                                  그림 7    클래스-D 앰프의 성능을 저하시키는 요인들

이러한 불완전성은 클래스-D 앰프의 각단에서 발생되는 스위칭 파형의 왜곡에 기인한다.
불완전성을 초래하는 요인들은 다음과 같다.

① 한정된 해상도나 타이밍 지터로 인한 변조기부터 스위칭 단에 이르는 PWM신호의 비선형성

② 데드타임(Dead Time), ton/off, tr/tf와 같은 게이트 드라이버에 의해 추가되는 타이밍 에러

③ 유한한 ON 저항값, 유한한 스위칭 속도, 보디 다이오드(Body Diode) 특성과 같은 스위칭 장치

의 원하지 않는 특성

④ 과도특성의 끝점에서의 링잉을 초래하는 기생성분들

⑤ 전원 공급장치의 유한한 출력 임피던스와 DC 버스를 타고 흐르는 리액턴스 성질의 파워로

   인한 전원 전압의 변동

⑥ 출력 저역통과 필터의 비선형성

일반적으로 게이트 신호의 스위칭 타이밍 에러가 비선형성의 주요한 원인이다. 특히 데드타임으로

인한 타이밍 에러는 비선형성에 가장 큰 비중을 차지하는 요인이다. 1 나노-초의 십분의 1정도의

데드타임도 1%이상의 THD(Total Harmonic Distortion)를 발생시키기 때문에 정확한 스위칭 타이밍

이 클래스-D 앰프의 성능을 좌우하는 가장 중요한 인자가 된다. 이제 데드타임이 어떻게 비선형성
에 영향을 미치는지에 대해 알아 보기로 하자. 클래스-D 앰프의 출력단에서 동작모드는 출력파형
이 어떤 입력 타이밍을 따르는지에 기초하여 3개의 서로다른 영역으로 구분할수 있다. 이들 3개의
서로다른 동작영역에서 출력파형은 高側과 低側 입력신호의 서로다른 에지(Edge)들을 따르게
된다. 전류의 양이 인덕터 리플 전류보다 커질 때 출력전류가 클래스-D 단에서 부하로 흐르는
첫번째 동작영역을 조사해 보자. 高側이 꺼지고(Off), 低側이 켜지기(On) 전의 순간에서 출력 노드
는 음의 DC버스로 구동된다. 이 동작은 低側의 켜지는 타이밍과 관계없이 복조 인덕터로부터의
정류전류(Commutation Current)에 의해 자동적으로 행해진다. 따라서 출력 파형의 타이밍은 低側
의 켜지는 에지로 삽입되는 데드타임에 영향을 받지 않으며, 高側의 입력 타이밍을 항상 따른다.
결과적으로 PWM 파형은 高側 게이트 신호로 삽입되는 데드타임에 의해서만 짧아지며,
입력 듀티 싸이클로부터 예상되는 것보다 약간 작은 전압이득을 갖는다. 비슷한 상황이 출력전류가
부하에서 클래스-D단으로 흐르는 음의 동작영역에서 발생된다. 이때 전류의 양은 인덕터 리플전류
보다 크다. 이경우에 있어서 출력파형의 타이밍은 高側의 켜지는 에지로 삽입되는 데드타임에
영향을 받지 않고, 항상 低側 입력 타이밍을 따르게 된다. 결과적으로 PWM 파형은 低側 게이트
신호로 삽입된 데드타임에 의해서만 짧아지게 된다. 지금까지 설명한 두가지 동작모드 사이에
출력 타이밍이 데드타임에 무관한 한 영역이 존재하는데, 이 영역에서는 켜짐이 ZVS(Zero Voltage
Switching)에 의해 이루어 지기 때문에 출력전류가 인덕터 리플 전류보다 작아질 때, 출력 타이밍은
각 입력의 꺼지는 에지를 따르게 된다. 따라서 이 중간 영역에서는 왜곡이 발생하지 않는다.

출력 전류가 오디오 입력신호에 따라서 변하기 때문에, 클래스-D 앰프에서는 각 영역이 약간씩
다른 이득을 가지면서 동작영역을 바꾸게 된다. 출력 파형은 오디오 신호의 한 싸이클 동안 이들
세 영역으로 전환되면서 이득이 달라짐으로 인해 왜곡이 발생되게 된다. 그림 8에서는 어떻게
데드타임이 THD 성능에 영향을 미치는지를 보여주고 있다.

                                               그림8    THD와 데드타임

40nS 데드타임은 2%의 THD를 발생시킬수 있다. 만일 데드타임을 15nS로 줄일수 있다면 THD는
0.2%로 개선된다. 이것은 高側과 低側간 경계없는 스위칭이 얼마나 선형성을 증가시키는데 중요
한지를 단적으로 보여주는 예이다. 하지만 데드타임을 좁게하는 것은 대량생산을 하는경우 매우
위험할수 있다. 왜냐하면 일단 高側과 低側 MOSFET가 동시에 켜지게 되면 DC 버스 전압은
MOSFET에 의해 단락회로(Short Circuit)로 되기 때문에 엄청난 량의 슛쓰루(Shoot-through) 전류
가 흐르게 되어, 장치가 파괴되어 버린다. 하지만 적정한 데드타임은 장치에 따라 달라지기 때문에 결정하기가 매우 어렵다. 그림 9는 데드타임의 길이와 슛쓰루 전하량과의 관계를 보여주고 있는데,
데드타임의 길이가 짧아지면 슛쓰루 전하량이 급속히 증가하는 것을 볼수있다.

                              그림9    데드타임의 길이와 슛쓰루 전하량과의 관계

클래스-D 앰프가 신뢰성을 가지기 위해서는 데드타임이 항상 양의 수치를 가져야 하고, MOSFET
가 슛쓰루 상태로 들어가는 것을 막기위해 절대로 음의 값을 가져서는 않된다. 클래스-D 앰프의
성능저하를 가져오는 커다란 원인중 다른하나는 하프 브리지 방식에서 부하에 저주파수의 출력이
인가될 때 볼수있는 버스 펌핑(Bus Pumping)에 기인한다. 항상 기억하고 있어야 할 사항은
클래스-D 앰프의 이득은 버스 전압에 비례한다는 것이다. 따라서 버스 전압의 변동은 출력에 왜곡
을 발생시킨다. 클래스-D 앰프에서 에너지의 흐름은 양방향이기 때문에 클래스-D 앰프에서 전원
공급장치로 에너지를 되먹임하는 기간이 존재한다. 전원 공급장치로 되먹임되는 에너지의 대부분
은 출력측 저역통과 필터를 구성하고 있는 부품중의 하나인 인덕터에 저장된 에너지이다.

통상적으로 전원 공급장치는 부하측으로부터 되돌아 오는 에너지를 흡수할수 있는 기능을 가지지

않기 때문에, 버스 전압을 높여주어 결과적으로 버스 전압의 변동을 초래하게 된다.

                                                   그림 10   전원 공급장치 펌핑

풀브리지 형태의 클래스-D 앰프에서는 버스 펌핑이 발생하지 않는데, 그이유는 한쪽 스위칭 소자
로부터 전원 공급장치로 되돌아 오는 에너지를 다른쪽 스위칭 소자에서 소모하기 때문이다.

클래스-D 앰프에서 성능저하를 가져오는 또다른 원인은 EMI(Electro-Magnetic Interference)

때문이다. EMI를 발생시키는 가장 중요한 원인중 하나는 슛쓰루 전류와 비슷하게 高側에서 低側

으로 흐르는 MOSFET 보디 다이오드의 역방향 회복전하(Reverse Recovery Charge)에 기인한다.


                                         그림11 EMI에 의한 클래스-D 앰프의 성능저하

슛쓰루 전류를 방지하기 위해 삽입된 데드타임 동안에 출력측 저역통과 필터의 인덕터 전류는

보디 다이오드를 켜는 (ON시키는) 역할을 하는데, 다음 단계에서 데드타임이 끝날 무렵에 다른쪽

MOSFET가 켜지게 되면 보디 다이오드는 축적된 소수 캐리어(Minority Carrier)가 충분히 방전되지

않는한 도통상태에 머물러 있게 된다. 이 역방향 회복전류는 날카로운 스파이크성 모양을 가지며,

PCB 배선에 포함된 표유 인덕턴스(Stray Inductance)로부터 원하지 않는 링잉을 발생시키게 한다.

따라서 PCB내에 소자의 배치를 어떻게 하느냐 하는 것이 설계의 단순함과 EMI를 줄이는데 결정적

으로 중요하다.

6. 오디오 성능측정

클래스-D 앰프의 오디오 성능을 측정하기 위해서는 Audio Precision AP2와 같이 AES17 벽돌담

필터(Brick Wall Filter)를 가지는 오디오 측정장비가 필요하다. 하지만 적절한 저역통과 필터를

앞단에 설치한 HP8903B와 같은 고전적인 오디오 분석기를 사용해도 된다.
여기서 중요한 고려사항은 클래스-D 앰프의 출력신호가 여전히 상당한 량의 스위칭 주파수 캐리어
를 포함하고 있기 때문에 이로인해 수치를 잘못 읽을수 있다. 따라서 이들 스위칭 주파수를 제거
하고 수치를 읽도록 조치를 취해 주어야 한다. 이렇게 하는 구체적인 예를 그림 12에서 보여주고
있다.


             그림 12    오디오 분석기로 클래스-D 앰프의 성능을 측정하기 위한 보조회로 구성

7. 결론

만일 주요 부품들을 주의하여 선택하고, 부가적인 부품들에 의한 바라지 않는 영향이 최소화 되도록

PCB상에 부품 배치를 한다면 클래스-D 앰프를 이용하여 높은 효율을 얻으면서도 클래스-AB 정도

의 음향학적 성능을 얻는 것이 가능하다. 반도체 기술의 끊임없는 발전으로 인해 클래스-D 앰프의

성능은 더욱 좋아질것으로 예상하며 클래스-D 앰프를 사용하는 사람들이 점점 많아질 것이다.

디지털 앰프 기초 (2)

2009-05-18T12:17:54P

그렇다면 클래스-D 앰프는 어떻게 동작하는지에 대해 알아보자. 클래스-D 앰프는 PWM 전원

공급장치와 아주 비슷한 방식으로 동작한다. 이러한 유사점에 대해서는 뒤에서 다시 살펴 보기로

할것이다. 입력신호가 표준 오디오 라인 레벨신호라고 가정하므로서 시작하기로 하자. 오디오 라인

레벨신호는 주파수 범위가 전형적으로 20Hz부터 20KHz까지인 사인파이다. 이 신호는 아래의

그림2a에서 볼수있는 바와같이 PWM신호를 만드는데 필요한 삼각파형이나 톱니파형처럼 높은

주파수를 가지는 파형과 구분된다. 이 PWM신호는 증폭된 디지털 신호를 만들어 내는 파워
스테이지를 구동시키는데 사용되며, 최종적으로 신호가 저역통과 필터를 통과하므로서 PWM
캐리어 주파수가 제거되어 원래의 오디오 신호인 증폭된 사인파를 되찾게 된다.(그림 2b 참고)



                                 그림2 클래스-D 앰프 파형

3. 선형 대 클래스-D의 토폴로지 비교

여기서는 선형앰프(클래스-A와 클래스-AB)와 클래스-D 디지털 파워앰프간의 차이에 대해 살펴

보기로 한다. 선형앰프와 클래스-D앰프 사이의 기본적이고 중요한 차이는 효율의 차이이다.

선형앰프는 성능상 태생적으로 매우 선형적이지만 클래스-AB의 경우 약 50%정도의 효율밖에는

가지지 못하는 반면, 클래스-D 앰프의 경우는 90% 정도의 효율을 가진다. 다음의 그림3에서는

선형과 클래스-D 앰프에 대한 효율 곡선을 보여주고 있다.

                 그림3   선형 앰프와 클래스-D 앰프의 효율

이득 – 선형앰프에 있어서 이득은 버스전압 변동에 관계없이 일정하지만. 클래스-D 앰프의 경우는

    이득이 버스전압에 비례하게 된다. 따라서 클래스-D 앰프의 PSRR(Power Supply Rejection

Ratio)는 0dB인 반면, 선형앰프의 PSRR은 매우 좋다. 그래서 클래스-D 앰프의 경우 버스전압

변동을 보상하기 위해 피드백을 사용하는 것이 통례이다.

에너지 흐름 – 선형앰프에 있어서 에너지는 항상 전원 공급장치에서 부하로 흐르는데, 클래스-D

앰프에서는 풀-브리지의 경우는 동일하지만, 하프-브리지의 경우에는 소위 “버스 펌핑” 현상

    으로 말미암아 충전된 버스 캐패시터가 부하쪽에서 전원 공급장치쪽으로 에너지를 되돌리는

    현상이 발생하여 에너지는 양방향으로 흐를수 있다.

4. 동기식 벅 컨버터(Synchronous Buck Converter)와의 유사성

클래스-D 앰프와 동기식 벅 컨버터와의 유사성이 존재하는데, 아래의 그림 4에서 볼수있는 바와

같이 토폴로지는 근본적으로 동일하다.



                        그림 4    동기식 벅 컨버터와 클래스-D 앰프의 토폴로지 비교

두 회로사이의 주요한 차이는 동기식 벅 컨버터의 경우 기준신호가 피드백 회로로 부터의 천천히

변화하는 신호인데 반해, 클래스-D 앰프의 경우에는 기준신호가 연속적으로 변화하는 오디오 신호

라는 점이다. 이것은 동기식 벅 컨버터의 경우 듀티 싸이클이 거의 일정한 반면, 클래스-D 앰프의

경우는 연속적으로 변화하며, 평균값이 50% 정도되는 듀티 싸이클을 가진다. 동기식 벅 컨버터의

경우 부하전류 방향은 항상 부하로 향하지만, 클래스-D 앰프의 경우는 전류가 양방향으로 흐르게

된다. 마지막 차이는 MOSFET들을 최적화하는 방법상의 차이이다. 동기식 벅 컨버터에서는 긴
듀티의 경우에는 R_DS(on)이 작아지고, 짧은 듀티의 경우에는 Q_g가 작아지도록 위쪽과 아래쪽
MOSFET를 다르게 최적화시키는데, 클래스-D 앰프에서는 위쪽과 아래쪽 MOSFET들이 동일한
R_DS(on)를 가지도록 최적화시킨다.

디지털 앰프 기초 (1)

2009-05-18T11:49:55P

1. 시작에 앞서.

     처음에는 디지털 암프의 기초이론에 대해 직접 작성해 볼까도 생각했습니다만 우선은 작성을

    하려면 시간이 너무많이 들고, 게다가 지금은 스피커쪽에 집중을 하고 있는 상황이어서 포기
     하고 설명이 비교적 잘된 디지털 앰프이론을 번역하기로 마음을 바꿔 먹었습니다. 그래서
     이자료 저자료 뒤지다가 http://www.irf.com에서 디지털 앰프에 대한 자료를 발견하였는데,
     괜찮은것 같아 여기에 번역하여 올립니다. 원문을 보고 싶으신분은 이싸이트로 접속하셔서
     다운로드 받으시면 됩니다. 참고로 원문의 자료번호는 AN-1071입니다.

2. 클래스- D 오디오 앰프란 무엇인가? – 동작이론

   클래스-D 오디오 앰프는 기본적으로 스위칭 앰프 또는 PWM 앰프이다. 클래스-D이외에도

   여러 다른 클래스의 앰프들이 존재하는데, 우선 어떤 클래스의 앰프들이 존재하는지에 대해

   간단히 살펴 보기로 하자.



   클래스-A : 클래스-A 앰프에서 출력 장치들은 전체 싸이클동안 끊임없이 도통하는데, 다시

     말하면 출력 장치에 항상 바이어스 전류가 흐른다. 클래스-A 앰프는 가장 적은 왜곡을 가지며,
     가장 선형적인 특성을 가지지만, 동시에 약 20%정도의 아주 낮은 효율을 가진다.

     클래스-A 앰프의 경우 高側(High Side)과 低側(Low Side)이 상호 보완적인 기능을 가지는

방식으로 설계되지 않는다.

   클래스-B : 클래스-B 앰프는 클래스-A 앰프와 반대되는 방법으로 동작한다. 출력 장치들은

     사인파 싸이클의 절반 동안만(하나는 양의 영역에서 도통하고, 다른 하나는 음의 영역에서 도통
     한다.) 도통한다. 다시 말하면 만일 입력신호가 없다면, 출력 장치에 전류가 흐르지 않는다.
     클래스-B 앰프는 클래스-A 앰프보다 효율이 좋아서 약 50% 정도가 되지만, 한쪽 장치를 끄고,
     다른쪽 장치는 켜는데 시간이 소모되어 크로스오버 점에서 선형성에 문제가 발생한다.

    클래스-AB : 클래스-AB 앰프는 클래스-A와 클래스-B 앰프가 혼합된 형태로서 현재 사용중인

    아날로그 파워앰프는 대부분 이형태를 취한다. 클래스-AB 앰프의 경우 출력 장치들은 양쪽다

    동시에 도통될수 있지만, 크로스오버 점 근처에서는 작은양의 전류만 흘리게 된다. 따라서

    각 장치들은 반싸이클보다는 많지만 전체 싸이클보다는 작은 기간동안 도통을 하므로,
    클래스-A 보다는 효율이 좋으며, 클래스-B의 문제점이었던 비선형성을 극복할수 있다.

    클래스-AB의 효율은 약 50% 정도이다.



    클래스-D : 위에서 언급한바와 같이 클래스-D 앰프는 스위칭 혹은 PWM 증폭기이다.

    클래스-D 앰프의 경우 스위치들은 완전히 도통되거나, 완전히 꺼지기 때문에, 출력 장치에서의
    전력손실을 상당히 줄일수 있다. 90-95% 정도의 효율을 갖는 것이 가능하다. 오디오 신호는
    고주파수인 PWM 캐리어 주파수를 제거하기 위해 최종단에 저역통과 필터를 사용하는
    출력 장치들을 구동하는 역할을 담당하는 PWM 캐리어 신호를 변조시키는데 사용된다.

이상 살펴본 앰프의 분류에서 클래스 A,B,AB는 모두 선형증폭기에 속하는데, 선형증폭기와

클래스-D 증폭기간의 차이에 대해서는 다음에 자세히 설명하게 될것이다. 선형증폭기의 블록도를

그림0 에 그려보았는데, 선형증폭기에서 신호는 항상 아날로그 영역에 남아있게 되며, 출력

트랜지스터는 출력 전압을 변조시키는 역할을 담당하는 선형 레귤레이터로서 동작한다. 따라서

출력 장치들을 통과하면서 전압강하가 생기기 때문에 효율이 떨어진다.


                                        그림 0    선형 증폭기의 블록도

클래스-D 앰프는 여러가지 형태를 취하는데, 어떤것들은 디지털 입력을 가지며, 어떤것들은

아날로그 입력을 갖는다. 여기서는 아날로그 입력을 가지는 형태에 초점을 맞추기로 하자.

그림1에서는 하프 브리지(Half Bridge) 클래스-D 앰프에 대한 기본적인 블록도와 각 단에서의

파형을 보여주고 있다. 이 회로에서는 버스 전압의 변동을 보상해 주기 위하여 하프-브리지의

출력으로부터 입력으로 피드백을 사용하였다.

                                        그림1 클래스-D 앰프의 블럭도

펄스폭 변조(PWM)와 디지털 증폭의 원리

2009-02-25T23:23:48P

펄스폭 변조 (Pulse width Modulation)
진폭이 일정한 펄스열의 펄스폭 w가 다음 그림에서 볼수 있듯이 정보신호 s(t)의 표본값에 비례
하도록 변화시키는 변조방식을 펄스폭 변조라 부른다.
즉 w = c s(t) >0 이다. (여기서 c는 비례상수이다.)

위 그림에서 S_pwm(t)는 s(t)를 펄스폭 변조를 한 신호인데 S_pwm(t)로부터 어떻게 s(t)를 복원할수
있는지를 살펴 보기로 하자.
우선 p(t)를 Fourier Series로 전개하면 다음과 같은 식을 얻는다.

윗식에 w = c s(t)를 대입하면 펄스폭 변조된 신호의 수식 , 즉 S_pwm(t)의 수식을 얻을수 있다.

윗식에서 우변 제2항 이상은 n/T_s(n=1,2,3...)를 중심으로 하는 고조파이므로 저역통과 필터에
통과시키면 c s(t)/T_s 항만 남게되어 원래의 신호 s(t)를 얻을수 있다. 따라서 다음과 같은 중요한
결론을 얻을수 있다.
신호 s(t)를 펄스폭 변조시켜 전송하면 수신측에서 저역통과 필터를 통과시키므로서
원래신호 s(t)를 복원할수 있다.

디지털 증폭의 원리
그렇다면 펄스폭 변조된 신호는 어떻게 증폭이 가능할까에 대해 알아보기로 하자.
수학적으로 볼때 신호 s(t)를 증폭한다는 의미는 s(t)에 1보다 큰 상수 a를 곱하는 것과 같다.
따라서 s(t)가 a배 증폭된 파형을 s_a(t)로 표시하기로 하면 s_a(t) = a s(t)가된다.
S_pwm(t)의 양변에 a를 곱하면 다음과 같이 된다.

결론적으로 S_pwm(t) 파형을 증폭시키면 s(t)를 증폭시킨것과 같다. 흥미로운 점은 S_pwm(t)는
펄스열이기 때문에 펄스열을 증폭시킨다는 것은 각 펄스의 진폭을 일정하게 키운다는 것이다.
펄스의 진폭만을 일정하게 키워 주므로서 신호 s(t)를 증폭한것과 같은 효과를 얻을수 있다.
흥미롭지 아니한가 ?!